Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Buffer se Schmittovým klopným obvodem
Počet kanálů
1
Vstup Schmittův klopný obvod
Yes
Typ vstupu
Single Ended
Polarita
Neinvertující
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Pinanzahl
5
Maximální výstupní proud vysoká úroveň
-32mA
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
5 ns @ 5 V
Abmessungen
2 x 1.25 x 0.9mm
Maximální provozní napájecí napětí
5.5 V
Betriebstemperatur min.
-40 °C
Testovací podmínka prodlevy šíření
50pF
Höhe
0.9mm
Betriebstemperatur max.
85 °C
Länge
2mm
Breite
1.25mm
Minimální provozní napájecí napětí
1.65 V
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
74LVC Family
Informácie o zásobách sú dočasne nedostupné.
Skúste to znovu neskôr.
€ 0,99
Each (In a Pack of 5) (bez DPH)
5
€ 0,99
Each (In a Pack of 5) (bez DPH)
5
Kúpiť hromadne
množstvo | Jednotková cena | Balík |
---|---|---|
5 - 20 | € 0,99 | € 4,95 |
25 - 45 | € 0,94 | € 4,70 |
50 - 120 | € 0,85 | € 4,25 |
125 - 245 | € 0,76 | € 3,80 |
250+ | € 0,72 | € 3,60 |
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Buffer se Schmittovým klopným obvodem
Počet kanálů
1
Vstup Schmittův klopný obvod
Yes
Typ vstupu
Single Ended
Polarita
Neinvertující
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Pinanzahl
5
Maximální výstupní proud vysoká úroveň
-32mA
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
5 ns @ 5 V
Abmessungen
2 x 1.25 x 0.9mm
Maximální provozní napájecí napětí
5.5 V
Betriebstemperatur min.
-40 °C
Testovací podmínka prodlevy šíření
50pF
Höhe
0.9mm
Betriebstemperatur max.
85 °C
Länge
2mm
Breite
1.25mm
Minimální provozní napájecí napětí
1.65 V
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22