74LVC1G240DCKT, počet kanálů: 1 Vyrovnávací paměť, linkový budič LVC 3stavové Invertující, počet kolíků: 5, SC-70
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Vyrovnávací paměť, linkový budič
Počet kanálů na čip
1
Typ vstupu
Single Ended
Typ výstupu
3 State
Polarita
Inverting
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Maximální pracovní teplota
85 °C
Betriebstemperatur min.
-40 °C
Pinanzahl
5
Maximální výstupní proud vysoká úroveň
-32mA
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
4.5 ns @ 3.3 V
Abmessungen
2 x 1.25 x 0.9mm
Höhe
0.9mm
Maximální provozní napájecí napětí
5.5 V
Minimální provozní napájecí napětí
1.65 V
Testovací podmínka prodlevy šíření
50pF
Länge
2mm
Breite
1.25mm
Krajina pôvodu
Malaysia
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
74LVC Family
Informácie o zásobách sú dočasne nedostupné.
Skúste to znovu neskôr.
P.O.A.
250
P.O.A.
250
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Vyrovnávací paměť, linkový budič
Počet kanálů na čip
1
Typ vstupu
Single Ended
Typ výstupu
3 State
Polarita
Inverting
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Maximální pracovní teplota
85 °C
Betriebstemperatur min.
-40 °C
Pinanzahl
5
Maximální výstupní proud vysoká úroveň
-32mA
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
4.5 ns @ 3.3 V
Abmessungen
2 x 1.25 x 0.9mm
Höhe
0.9mm
Maximální provozní napájecí napětí
5.5 V
Minimální provozní napájecí napětí
1.65 V
Testovací podmínka prodlevy šíření
50pF
Länge
2mm
Breite
1.25mm
Krajina pôvodu
Malaysia
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22