SN74LV125AD, počet kanálů: 4 Vyrovnávací paměť, linkový budič LV 3stavové Neinvertující, počet kolíků: 14, SOIC

Skladové číslo RS: 663-2672Značka: Texas InstrumentsČíslo dielu výrobcu: SN74LV125AD
brand-logo

Technické dokumenty

Špecifikácie

Řada logiky

LV

Logická funkce

Vyrovnávací paměť, linkový budič

Počet kanálů na čip

4

Typ vstupu

Single Ended

Typ výstupu

3 State

Polarita

Neinvertující

Montage-Typ

Surface Mount

Gehäusegröße

SOIC, SOIC

Pinanzahl

14

Maximální výstupní proud vysoká úroveň

-16mA

Maximální výstupní proud nízká úroveň

16mA

Maximální prodleva šíření při maximální hodnotě CL

16.5 ns @ 2.5 V

Abmessungen

8.65 x 3.91 x 1.58mm

Maximální provozní napájecí napětí

5.5 V

Minimální provozní napájecí napětí

2 V

Testovací podmínka prodlevy šíření

50pF

Podrobnosti o výrobku

74LV, Texas Instruments

Logika CMOS s nízkým napětím
Provozní napětí: 2 až 5.5
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS

74LV Family

Informácie o zásobách sú dočasne nedostupné.

P.O.A.

Each (In a Pack of 10) (bez DPH)

SN74LV125AD, počet kanálů: 4 Vyrovnávací paměť, linkový budič LV 3stavové Neinvertující, počet kolíků: 14, SOIC

P.O.A.

Each (In a Pack of 10) (bez DPH)

SN74LV125AD, počet kanálů: 4 Vyrovnávací paměť, linkový budič LV 3stavové Neinvertující, počet kolíků: 14, SOIC

Informácie o zásobách sú dočasne nedostupné.

Technické dokumenty

Špecifikácie

Řada logiky

LV

Logická funkce

Vyrovnávací paměť, linkový budič

Počet kanálů na čip

4

Typ vstupu

Single Ended

Typ výstupu

3 State

Polarita

Neinvertující

Montage-Typ

Surface Mount

Gehäusegröße

SOIC, SOIC

Pinanzahl

14

Maximální výstupní proud vysoká úroveň

-16mA

Maximální výstupní proud nízká úroveň

16mA

Maximální prodleva šíření při maximální hodnotě CL

16.5 ns @ 2.5 V

Abmessungen

8.65 x 3.91 x 1.58mm

Maximální provozní napájecí napětí

5.5 V

Minimální provozní napájecí napětí

2 V

Testovací podmínka prodlevy šíření

50pF

Podrobnosti o výrobku

74LV, Texas Instruments

Logika CMOS s nízkým napětím
Provozní napětí: 2 až 5.5
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS

74LV Family