Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Typ produktu
Buffer & Line Driver
Logická funkce
Buffer, Driver
Počet kanálů
1
Typ IO
Buffer & Line Driver IC
Typ vstupu
Single Ended
Typ výstupu
Open Drain
Polarita
Inverting
Typ montáže
Surface
Gehäusegröße
SOT-23
Minimální napájecí napětí
1.65V
Počet kolíků
5
Maximální napájecí napětí
5.5V
Maximální výstupní proud nízká úroveň
32mA
Maximální doba zpoždění šíření @ CL
4.5ns
Minimální provozní teplota
-40°C
Betriebstemperatur max.
125°C
Šířka
1.75 mm
Výška
1.45mm
Délka
3.05mm
Normy/schválení
No
Řada
SN74LVC1G06
Napájecí proud
10μA
Automobilový standard
No
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
74LVC Family
Informácie o zásobách sú dočasne nedostupné.
€ 18,20
€ 0,728 Each (Supplied on a Reel) (bez DPH)
Výrobné balenie (Cievka)
25
€ 18,20
€ 0,728 Each (Supplied on a Reel) (bez DPH)
Informácie o zásobách sú dočasne nedostupné.
Výrobné balenie (Cievka)
25
| Množstvo | Jednotková cena | Cievka |
|---|---|---|
| 25 - 45 | € 0,728 | € 3,64 |
| 50 - 120 | € 0,656 | € 3,28 |
| 125 - 245 | € 0,588 | € 2,94 |
| 250+ | € 0,56 | € 2,80 |
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Typ produktu
Buffer & Line Driver
Logická funkce
Buffer, Driver
Počet kanálů
1
Typ IO
Buffer & Line Driver IC
Typ vstupu
Single Ended
Typ výstupu
Open Drain
Polarita
Inverting
Typ montáže
Surface
Gehäusegröße
SOT-23
Minimální napájecí napětí
1.65V
Počet kolíků
5
Maximální napájecí napětí
5.5V
Maximální výstupní proud nízká úroveň
32mA
Maximální doba zpoždění šíření @ CL
4.5ns
Minimální provozní teplota
-40°C
Betriebstemperatur max.
125°C
Šířka
1.75 mm
Výška
1.45mm
Délka
3.05mm
Normy/schválení
No
Řada
SN74LVC1G06
Napájecí proud
10μA
Automobilový standard
No
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
