SN74LVC1G07DCKT, počet kanálů: 1 Vyrovnávací paměť, budič LVC Otevřený drain Neinvertující, počet kolíků: 5, SC-70
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Vyrovnávací paměť, budič
Počet kanálů na čip
1
Rozhraní
Vyrovnávací a linkový IO
Typ vstupu
Single Ended
Typ výstupu
Open Drain
Polarita
Neinvertující
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Pinanzahl
5
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
4.2 ns @ 3.3 V
Abmessungen
2 x 1.25 x 0.9mm
Minimální provozní napájecí napětí
1.65 V
Maximální provozní napájecí napětí
5.5 V
Testovací podmínka prodlevy šíření
50pF
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
74LVC Family
Informácie o zásobách sú dočasne nedostupné.
Skúste to znovu neskôr.
€ 0,75
Each (On a Reel of 250) (bez DPH)
250
€ 0,75
Each (On a Reel of 250) (bez DPH)
250
Kúpiť hromadne
| množstvo | Jednotková cena | Cievka |
|---|---|---|
| 250 - 250 | € 0,75 | € 187,50 |
| 500 - 1000 | € 0,60 | € 150,00 |
| 1250 - 2250 | € 0,56 | € 140,00 |
| 2500+ | € 0,53 | € 132,50 |
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Vyrovnávací paměť, budič
Počet kanálů na čip
1
Rozhraní
Vyrovnávací a linkový IO
Typ vstupu
Single Ended
Typ výstupu
Open Drain
Polarita
Neinvertující
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Pinanzahl
5
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
4.2 ns @ 3.3 V
Abmessungen
2 x 1.25 x 0.9mm
Minimální provozní napájecí napětí
1.65 V
Maximální provozní napájecí napětí
5.5 V
Testovací podmínka prodlevy šíření
50pF
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22