SN74LVC1G125DCKR, počet kanálů: 1 Vyrovnávací paměť, linkový budič LVC 3stavové Neinvertující, počet kolíků: 5, SC-70
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Vyrovnávací paměť, linkový budič
Počet kanálů na čip
1
Rozhraní
Vyrovnávací a linkový IO
Typ vstupu
Single Ended
Typ výstupu
3 State
Polarita
Neinvertující
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Pinanzahl
5
Maximální výstupní proud vysoká úroveň
-32mA
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
4.5 ns @ 3.3 V
Abmessungen
2 x 1.25 x 0.9mm
Minimální provozní napájecí napětí
1.65 V
Maximální provozní napájecí napětí
5.5 V
Testovací podmínka prodlevy šíření
50pF
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
74LVC Family
€ 1,54
€ 0,062 Each (In a Pack of 25) (bez DPH)
25
€ 1,54
€ 0,062 Each (In a Pack of 25) (bez DPH)
Informácie o zásobách sú dočasne nedostupné.
25
Informácie o zásobách sú dočasne nedostupné.
| Množstvo | Jednotková cena | Balík |
|---|---|---|
| 25 - 100 | € 0,062 | € 1,54 |
| 125 - 225 | € 0,06 | € 1,50 |
| 250 - 475 | € 0,058 | € 1,46 |
| 500 - 1225 | € 0,057 | € 1,42 |
| 1250+ | € 0,055 | € 1,38 |
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsŘada logiky
LVC
Logická funkce
Vyrovnávací paměť, linkový budič
Počet kanálů na čip
1
Rozhraní
Vyrovnávací a linkový IO
Typ vstupu
Single Ended
Typ výstupu
3 State
Polarita
Neinvertující
Montage-Typ
Surface Mount
Gehäusegröße
SC-70-5
Pinanzahl
5
Maximální výstupní proud vysoká úroveň
-32mA
Maximální výstupní proud nízká úroveň
32mA
Maximální prodleva šíření při maximální hodnotě CL
4.5 ns @ 3.3 V
Abmessungen
2 x 1.25 x 0.9mm
Minimální provozní napájecí napětí
1.65 V
Maximální provozní napájecí napětí
5.5 V
Testovací podmínka prodlevy šíření
50pF
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22