Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsTyp produktu
Logic Gate
Logická funkce
Multifunction
Typ montáže
Surface
Počet prvků
1
Počet vstupů na bránu
3
Vstup Schmittův klopný obvod
Yes
Gehäusegröße
SC-70
Počet kolíků
6
Řada logiky
LVC
Typ vstupu
Schmitt Trigger
Maximální doba zpoždění šíření @ CL
6.1ns
Betriebstemperatur min.
-40°C
Maximální výstupní proud vysoká úroveň
-32mA
Maximální provozní teplota
85°C
Minimální napájecí napětí
1.65V
Breite
1.25 mm
Řada
SN74
Maximální napájecí napětí
5.5V
Výška
0.9mm
Länge
2mm
Normy/schválení
No
Maximální výstupní proud nízká úroveň
32mA
Automobilový standard
No
Typ výstupu
CMOS
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22
74LVC Family
Informácie o zásobách sú dočasne nedostupné.
€ 6,60
€ 0,132 Each (Supplied on a Reel) (bez DPH)
Výrobné balenie (Cievka)
50
€ 6,60
€ 0,132 Each (Supplied on a Reel) (bez DPH)
Informácie o zásobách sú dočasne nedostupné.
Výrobné balenie (Cievka)
50
| Množstvo | Jednotková cena | Cievka |
|---|---|---|
| 50 - 90 | € 0,132 | € 1,32 |
| 100 - 240 | € 0,119 | € 1,19 |
| 250 - 490 | € 0,107 | € 1,07 |
| 500+ | € 0,102 | € 1,02 |
Technické dokumenty
Špecifikácie
Brand
Texas InstrumentsTyp produktu
Logic Gate
Logická funkce
Multifunction
Typ montáže
Surface
Počet prvků
1
Počet vstupů na bránu
3
Vstup Schmittův klopný obvod
Yes
Gehäusegröße
SC-70
Počet kolíků
6
Řada logiky
LVC
Typ vstupu
Schmitt Trigger
Maximální doba zpoždění šíření @ CL
6.1ns
Betriebstemperatur min.
-40°C
Maximální výstupní proud vysoká úroveň
-32mA
Maximální provozní teplota
85°C
Minimální napájecí napětí
1.65V
Breite
1.25 mm
Řada
SN74
Maximální napájecí napětí
5.5V
Výška
0.9mm
Länge
2mm
Normy/schválení
No
Maximální výstupní proud nízká úroveň
32mA
Automobilový standard
No
Typ výstupu
CMOS
Podrobnosti o výrobku
74LVC1G, Texas Instruments
Logika CMOS s nízkým napětím
Balení s jedním hradlem
Provozní napětí: 1,65 až 5,5 V.
Kompatibilita: Vstupní LVTTL/TTL, výstupní LVCMOS
Výkon efektu latch-up přesahuje hodnotu 100 mA podle normy JESD 78 třídy II
Ochrana ESD přesahuje JESD 22


