Technické Dokumenty
Špecifikácie
Brand
onsemiTyp produktu
18bitová západka typu D
Řada logiky
4000
Režim zablokování
Transparent
Logická funkce
Západka RS
Počet kanálů
4
Typ výstupu
3 stavy
Polarita
Non-Inverting
Typ montáže
Surface
Minimální napájecí napětí
-5V
Typ balení
SOIC
Počet kolíků
16
Maximální napájecí napětí
18V
Betriebstemperatur min.
-55°C
Maximální pracovní teplota
125°C
Länge
10mm
Höhe
1.5mm
Normy/schválení
No
Řada
4000B
Automobilový standard
AEC-Q100
Podrobnosti o výrobku
The MC14043B and MC14044B quad R-S latches are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three-state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input, a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs.
Informácie o zásobách sú dočasne nedostupné.
€ 18,89
€ 0,394 Each (In a Tube of 48) (bez DPH)
48
€ 18,89
€ 0,394 Each (In a Tube of 48) (bez DPH)
Informácie o zásobách sú dočasne nedostupné.
48
| Množstvo | Jednotková cena | Tuba |
|---|---|---|
| 48 - 432 | € 0,394 | € 18,89 |
| 480 - 912 | € 0,286 | € 13,72 |
| 960+ | € 0,242 | € 11,63 |
Technické Dokumenty
Špecifikácie
Brand
onsemiTyp produktu
18bitová západka typu D
Řada logiky
4000
Režim zablokování
Transparent
Logická funkce
Západka RS
Počet kanálů
4
Typ výstupu
3 stavy
Polarita
Non-Inverting
Typ montáže
Surface
Minimální napájecí napětí
-5V
Typ balení
SOIC
Počet kolíků
16
Maximální napájecí napětí
18V
Betriebstemperatur min.
-55°C
Maximální pracovní teplota
125°C
Länge
10mm
Höhe
1.5mm
Normy/schválení
No
Řada
4000B
Automobilový standard
AEC-Q100
Podrobnosti o výrobku
The MC14043B and MC14044B quad R-S latches are constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each latch has an independent Q output and set and reset inputs. The Q outputs are gated through three-state buffers having a common enable input. The outputs are enabled with a logical "1" or high on the enable input, a logical "0" or low disconnects the latch from the Q outputs, resulting in an open circuit at the Q outputs.